ID de l'article: 000083566 Type de contenu: Information et documentation de produit Dernière révision: 01/08/2016

Comment transmettre les données de configuration lors de l’utilisation des modes de configuration FPP (Fast Passive Parallel) x8, x16 ou x32, lors de l’utilisation de fichiers binaires raws (.rbf)?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les données de configuration du fichier de programmation binaire brute sont peu endian.

Si le .rbf contient la séquence d’octet 02 1B EE 01 (comme exaexemple) puis voir ci-dessous comment ces données doivent être transmises respectivement aux modes FPP x8, x16 ou x32 :

a) En mode FPPx8, le LSb (le moins significatif bit) d’un octet est bit0, le MSb (le bit le plus significatif) est le BIT7.

BYTE0 = 02

BYTE1 = 1B

BYTE2 = EE

BYTE3 = 01

D[7.0]

D[7.0]

D[7.0]

D[7.0]

0000 0010

0001 1011

1110 1110

0000 0001

b) En mode FPPx16, le premier octet du fichier est le octet le moins significatif du mot de configuration, et le deuxième octet est le MSB (octet le plus significatif).

WORD0 = 1B02

WORD1 = 01EE

LSB : BYTE0 = 02

MSB : BYTE1 = 1B

LSB : BYTE2 = EE

MSB : BYTE3 = 01

D[7.0]

D[15.8]

D[7.0]

D[15.8]

0000 0010

0001 1011

1110 1110

0000 0001

c) En mode FPPx32, le premier octet du fichier est le octet le moins significatif du double mot de configuration, et le quatrième octet est le MSB (octet le plus significatif).

Double mot = 01EE1B02

LSB : BYTE0 = 02

BYTE1 = 1B

BYTE2 = EE

MSB : BYTE3 = 01

D[7.0]

D[15.8]

D[23..16]

D[31..24]

0000 0010

0001 1011

1110 1110

0000 0001

Résolution

Veillez à ne pas remplacer les octets ou bits supérieurs et les octets inférieurs lors de l’exécution de la configuration FPP. L’envoi incorrect de données de configuration pendant le processus de configuration peut entraîner un comportement inattendu sur le signal CONF_DONE.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.