ID de l'article: 000083559 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il des problèmes connus concernant les LFP Cyclone et Cyclone II dans les manuels de l’appareil Cyclone et Cyclone II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif les LTA Cyclone et Cyclone II doivent être réinitialisés à l’aide de la broche à aréser chaque fois le PLL perdre le verrou. Cela garantit que la bonne relation de phase est maintenue entre les sorties des PLL. Le texte suivant du manuel de Stratix également être ajouté à chacun des manuels Cyclone et Cyclone II.

Les signaux sont des entrées de réinitialisation/resynchronisation pour chaque PLL. Lla le signal d’ensemble doit être signalé chaque fois que le PLL se bloque sur garantir une relation de phase correcte entre les horloges de sortie PLL. Les utilisateurs doivent inclure le signal d’ensemble dans les conceptions si l’un des éléments suivants conditions sont vraies :

  • La reconfiguration PLL ou le basculement de l’horloge permet dans la conception
  • Les relations de phase entre les horloges de sortie doivent être maintenues après une perte d’état de verrouillage

Produits associés

Cet article concerne 1 produits

FPGA Cyclone®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.