Pourquoi mon PLL est-il en train de perdre un verrou pendant ou après avoir effectué une reconfiguration PLL dans mon Stratix ou Stratix périphérique GX ?

Supposez votre fréquence d’horloge d’entrée = 350 MHz et votre fréquence d’horloge de sortie = 350 MHz

Ainsi, le logiciel Quartus II peut choisir M=1, N=1 et K=1 pour obtenir la combinaison de fréquence ci-dessus.

Disons, vous souhaitez modifier la fréquence d’horloge de sortie à 700 MHz et donc modifier les compteurs PLL à M=2,N=1 et K=1 pour obtenir une fréquence d’horloge de sortie de 700 MHz. Comme vous avez modifié la valeur du compteur M, pour obtenir la fréquence de sortie souhaitée, et comme le compteur M fait partie de la boucle de commentaires, le verrou PLL sera perdu.

En outre, les concepteurs peuvent se référer au rapport de compilation Quartus II - section résumé PLL pour voir exactement quelles valeurs le logiciel Quartus II a choisi pour M,N de sorte que ces paramètres ne soient pas modifiés par erreur lors de la reconflation PLL.