Descriptif
En raison d’un problème dans la version 13.1 du logiciel Quartus® II et les attributs de synthèse HDL Verilog peuvent ne pas être traités correctement si vous utilisiez des attributs de type pragma.
Exemple : sortie de données de synthèse /* altera_attribute=« nom VIRTUAL_PIN activé » */;
Résolution
Pour contourner ce problème, utilisez les attributs de style Verilog HDL 2001.
Exemple : (* altera_attribute = « nom VIRTUAL_PIN activé ») sortie de données ;
Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.