ID de l'article: 000083503 Type de contenu: Dépannage Dernière révision: 15/04/2013

Pourquoi les composants Qsys sont-ils supprimés lors de la synthèse ou échouent-ils dans la simulation ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 11.1 SP2 et antérieures du logiciel Quaruts® II, les composants de votre conception Qsys peuvent être connectés de manière incorrecte et supprimés au cours de la synthèse si plus de 63 interfaces esclaves se connectent à une interface maître unique. La simulation RTL avec le code généré par Qsys peut également tomber en panne car les transactions n’atteignent pas le composant.

    Résolution

    Pour contourner ce problème, réduisez le nombre d’interfaces esclaves connectées directement à un maître. Vous pouvez utiliser un pont pour regrouper certains composants avec des interfaces esclaves et connecter le pont à l’interface maître.

    Ce problème est résolu à partir de la version 12.0 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.