ID de l'article: 000083465 Type de contenu: Dépannage Dernière révision: 17/08/2012

Lors de l’utilisation du mode de configuration d’Active Parallel (AP), la fréquence DCLK peut-elle être définie à une fréquence fixe ou puis-je utiliser une horloge externe ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, le mode de configuration du point d’accès utilise le curseur interne 40 MHz pour la configuration et cela ne peut pas être modifié et aucune horloge externe ne peut être utilisée.

Lorsque vous utilisez le mode de configuration du point d’accès, la fréquence maximale de DCLK est de 40 MHz. La fréquence DCLK typique sera de 33 MHz avec un minimum de 20 MHz.

Produits associés

Cet article concerne 2 produits

FPGA Cyclone® IV E
FPGA Cyclone® III

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.