ID de l'article: 000083451 Type de contenu: Dépannage Dernière révision: 01/01/2015

Puis-je désactiver les résistances de retrait faibles internes sur toutes les broches d’E/S double usage et utilisateur avant et pendant la configuration du périphérique dans les périphériques série Cyclone ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, vous ne pouvez pas désactiver les résistances d’essiement internes faibles sur les broches d’E/S double usage et utilisateur avant et pendant la configuration dans les périphériques série Cyclone®. Les périphériques de la série Cyclone ne disposent pas de la broche de nIO_PULLUP qui peut activer ou désactiver la faible résistance de retrait sur toutes les broches d’E/S de l’utilisateur à deux usages, avant et pendant la configuration.

Pour plus de détails sur l’utilisation nIO_PULLUP, reportez-vous aux Directives de connexion des broches respectives pour chaque famille de périphériques.

Produits associés

Cet article concerne 12 produits

FPGA Cyclone® III
FPGA Cyclone® II
FPGA Cyclone®
FPGA Cyclone® IV E
FPGA SoC Cyclone® V SX
FPGA Cyclone® V E
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GT
FPGA GX Cyclone® IV
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SE
FPGA Cyclone® III LS

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.