ID de l'article: 000083450 Type de contenu: Dépannage Dernière révision: 15/12/2012

Le bloc TwiddleGenC génère des facteurs de twiddle incorrects avec des compteurs étendus

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Le bloc DSPBA TwiddleGenC génère des facteurs de twiddle à utiliser lors de la construction de composants FFT de streaming. Pour les entrées de largeur 9 bits ou moins, le bloc utilise une simple table de consultation. Pour les entrées de 10 bits ou plus large, le bloc utilise une table de consultation optimisée (qui consomme moins de blocs de mémoire). Les facteurs de twiddle générés par la structure optimisée sont complètement incorrects, par conséquent, le bloc TwiddleGenC ne fonctionnez correctement avec des entrées de plus de 9 bits de large. Le BFTC bloc, qui contient le bloc TwiddleGenC, produit une erreur résultats pour les FFT de taille plus de 512.

Résolution

Pour contourner ce problème, utilisez le bloc TwiddleGenCF. Ce problème est résolu dans DSP Builder v13.1.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.