ID de l'article: 000083445 Type de contenu: Dépannage Dernière révision: 13/08/2012

Existe-t-il un problème connu avec la fonction LVDS Recevoir (Rx) et Transmettre (Tx) LVDS à triple vitesse Ethernet (TSE) à usage général avec la version 10.1 du logiciel Quartus II ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, l’IP Ethernet triple vitesse a amélioré la séquence de réinitialisation PLL Rx LVDS dans la version 10.1 du logiciel Quartus® II. La PLL LVDS Rx a maintenant pll_areset contrôlée par le tse_lvds_reset_sequencer, tandis que la PLL Tx a son pll_areset inactif.

    Comme les sources d’entrée des deux PLL sont maintenant différentes, Quartus II n’est plus en mesure de combiner les deux PLL.

    Ce problème sera abordé dans une version ultérieure de l’IP.

    Produits associés

    Cet article concerne 7 produits

    FPGA GX Cyclone® IV
    FPGA Stratix® II GT
    FPGA Stratix® II GX
    FPGA Stratix® IV E
    FPGA Stratix® III
    FPGA Arria® II GZ
    FPGA Arria® II GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.