ID de l'article: 000083438 Type de contenu: Information et documentation de produit Dernière révision: 13/02/2018

À quelle fréquence devrais-je réinitialiser le watchdog timer lors de l’utilisation du circuit de mise à niveau à distance des périphériques max. 10 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP mise à jour à distance
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si l’application ne réinitialise pas constamment le temps de veille avant l’expiration du temps, le circuit de mise à niveau du système distant génère un signal time-out, met à jour le registre d’état et déclenche le chargement de l’image de configuration de l’usine.

    Résolution

    Lorsque le watchdog timer est activé, l’application doit constamment réinitialiser le temps de surveillance, avant la valeur du registre wd_timeout_value.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® MAX® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.