ID de l'article: 000083415 Type de contenu: Dépannage Dernière révision: 18/05/2013

Arria V GZ et Stratix V Hard IP pour pcIe IP Core do Not Cycle through Gen1-Gen3 Data Rates (Fréquences de données de 1e génération) dans les tests CBB

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lors du test de l’œil TX dans le cadre du PCI Express Tests de la carte de base de conformité (CBB), le Arria V GZ et le Stratix V L’IP dure pour PCIe ne passe pas à l’aide du cycle gen1, gen2 et gen3 débits des données.

    Résolution

    Ce problème est résolu dans la version 13.0 de l’IP dure pour PCI Cœurs IP Express.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.