Problème critique
Descriptif
Pour DDR2 ou DDR3 avec des conceptions UniPHY créées avec une version du contrôleur haute performance II (HPC II) antérieur à 11.0, choisir une valeur supérieure à zéro pour l’option de latence CAS additive de la mémoire dans l’onglet Paramètres de mémoire de l’éditeur de paramètres peut entraîner une panne de conception dans la simulation.
Résolution
La solution à ce problème est d’ajouter le MEM_ADD_LAT paramètre
vers le dut.v fichier de l’emballage qui instantanéise le contrôleur
emballage alt_mem_if_ddr*_controller_top.sv (), MEM_ADDLAT c’est-à-dire
transmis à l’emballage du contrôleur.