ID de l'article: 000083407 Type de contenu: Messages d'erreur Dernière révision: 09/06/2015

Erreur (10170) : erreur de syntaxe HDL Verilog à &lt Agiles II Gen 2 file name&gt.v near text « = » ; attendre « ( »

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Processeur Intel® Nios® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans le Quartus® II version 15.0 et antérieure, vous pouvez constater cette erreur lors de l’élaboration d’une conception contenant le processeur Nios® II 2e génération. Cette erreur se produit lorsque le maître d’instructions n’a pas été connecté à une RAM. Cela signifie que le processeur Nios II génération 2 ne peut pas exécuter de logiciel.
    Résolution

    Pour contourner son problème, assurez-vous que le maître d’instructions est connecté à une RAM.

    Dans une prochaine version du logiciel Quartus II, Qsys émettra un message d’erreur pendant la génération.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.