ID de l'article: 000083381 Type de contenu: Dépannage Dernière révision: 13/03/2017

Les contraintes de conception logicielle (SDC) fournies par l’IP 10GBASE-R sont invalides lorsque l’IP est instantanément activée dans le bloc de génération VHDL.

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lorsque l’IP 10GBASE-R est instantanément activée dans le bloc de génération VHDL, la SDC fourni par la PI n’est pas valide. Ce problème affecte tous les modèles VHDL qui s’exécutent instantanément l’IP dans le bloc de génération VHDL.

    Résolution

    Aucun

    Ce problème sera résolu dans une version ultérieure du Logiciel Quartus® Prime Standard Edition.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.