ID de l'article: 000083325 Type de contenu: Dépannage Dernière révision: 27/03/2018

Pourquoi l’IP Ethernet multi-rate 10 Intel® Arria® en mode USXGMII de négociation automatique échoue-t-elle dans la simulation ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP MAC Ethernet 10G
  • FPGA Intel® IP MAC Ethernet 10G faible latence
  • FPGA Intel® IP Ethernet Multi-rate 1G 2,5G 5G 10G PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La valeur par défaut de usxgmii_link_timer Ethernet Multi-Rate PHY Intel® Arria® 10 à l’adresse de registre 0x412 est 0x7c000. Cette valeur de réinitialisation par défaut définit le timer de liaison à 1,6 ms, ce qui est trop long dans la simulation.

    Résolution

    Pour contourner ce problème, définissez usxgmii_link_timer bit[14]=1 à l’adresse 0x412 pour accélérer le processus de négociation automatique pour la simulation. Ce changement définit usxgmii_link_timer=0x4000, qui est la valeur de timer de liaison la plus rapide possible dans ce registre (0,05 ms).

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.