ID de l'article: 000083305 Type de contenu: Dépannage Dernière révision: 12/06/2015

Pourquoi la couche de liaison de données est-elle down sur mon IP dur pour PCI Express ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Le reporting actif de la couche de liaison de données et la création de rapports surprise Down ne peuvent pas être activés pour l’interface Avalon® MM des solutions PCIe dans les versions logicielles 15.0 et antérieures.  D’où la derr_cor_ext_rpl, derr_rpl, dlup et dlup_exit signaux ne désignent aucune information utile et doivent être ignorés.
    Résolution Cette fonctionnalité a été ajoutée aux versions 15.0.1 et ultérieures du logiciel Quartus® II.

    Produits associés

    Cet article concerne 15 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.