ID de l'article: 000083267 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le compilateur IP pour PCI Express ne prend-il pas en charge la taille maximale de la charge utile (MPS) allant jusqu’à 4 096 octets comme spécifié dans la spécification PCIe ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Sur le marché, la plupart des appareils prennent actuellement en charge 256 octets de MPS ou moins. Veuillez noter que la valeur MPS utilisée sur n’importe quel PCIe® La liaison doit être équivalente ou inférieure au paramètre MPS le plus bas défini dans le registre des fonctionnalités des périphériques du partenaire de liaison (bits [2:0] du Registre des fonctionnalités des périphériques). Par exemple, si vous définissez le compilateur IP pour PCI Express avec une valeur MPS de 256 octets et connecté à un autre périphérique PCIe d’une valeur MPS de 128 octets, une fois que le système est alimenté, le complexe racine tiendra alors compte des deux paramètres MPS des Registres des fonctionnalités des périphériques et rédigera ensuite une valeur MPS commune de 128 octets sur le bit de contrôle de périphérique de chaque périphérique [7:5].

Vous pouvez modifier le paramètre MPS du Registre des fonctionnalités des périphériques à l’aide du compilateur IP de PCI Express.

Les valeurs autorisées sont fonction de l’appareil et sont spécifiées dans le compilateur IP du Guide de l’utilisateur PCI Express.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.