ID de l'article: 000083264 Type de contenu: Dépannage Dernière révision: 10/12/2013

Pourquoi l’option « Phase CK/CK# supplémentaire » est-elle grisée dans l’éditeur de paramètres des périphériques Stratix® V et Arria® V GZ ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’option « Phase CK/CK# supplémentaire » est grisée dans l’éditeur de paramètres, car les changements de phase personnalisés pour l’horloge mémoire ne sont pas pris en charge pour ce périphérique et le protocole.

    Résolution

    Les périphériques Stratix® V et Arria® V GZ ne prennent en charge cette option que pour les contrôleurs mémoire DDR2 UniPHY ayant une fréquence de 150 MHz ou plus.

    Produits associés

    Cet article concerne 5 produits

    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V E

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.