ID de l'article: 000083249 Type de contenu: Dépannage Dernière révision: 11/09/2012

L’interface basée sur QDRII SRAM UniPHY prend-elle en charge ou nécessite-t-elle une configuration et une dévaluation de la fréquence d’actualisation comme la DDR2 SDRAM ou la DDR3 SDRAM UniPHY pour le contrôleur uniPHY ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

L’interface basée sur QDRII SRAM UniPHY ne dérate pas l’installation et la dévaluation de la conservation pour la fréquence de banc d’état comme la DDR2 SDRAM ou la DDR3 SDRAM UniPHY. La dévaluation n’est pas nécessaire pour l’IP basée sur QDRII SRAM UniPHY.

Produits associés

Cet article concerne 8 produits

FPGA Stratix® II GX
FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® III
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® V GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.