ID de l'article: 000083212 Type de contenu: Dépannage Dernière révision: 12/08/2014

Pourquoi faire tomber les transferts en rafale depuis un maître lineWrap activé ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Processeur Intel® Nios® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les transferts en rafale d’un maître Avalon®-MM qui possède le paramètre lineWrap défini peuvent accéder aux adresses incorrectes lorsque le sursaut commence à partir d’une adresse qui n’est pas alignée avec une limite de rafale.

    Ce problème se produit lorsqu’au moins 2 maîtres Avalon MM sont connectés à un esclave.

    Le problème fait que le tissu Qsys a mal calculé la limite de l’explosion et qu’il ne s’emballe donc pas à une limite de rafale.

    Pour plus d’informations sur le paramètre lineWrap, reportez-vous au chapitre 3 des spécifications de l’interface Avalon (PDF).

    Un exemple de maître Avalon-MM dont le paramètre lineWrap est activé est le Nios® II instruction_master.

    Résolution Ce problème est résolu à partir de la version 13.0 du logiciel Quartus® II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.