ID de l'article: 000083202 Type de contenu: Dépannage Dernière révision: 09/11/2018

Pourquoi les PC durs Intel® Stratix® 10 10GBASE-KR et 40GBASE-KR restent-ils bloqués dans l’envoi d’un schéma PRBS ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet faible latence 40G 100G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lors de l’utilisation de la Intel FPGA IP PHY 10 10GBASE-KR Intel® Stratix®, l’IP Ethernet 10G à faible latence INTEL® STRATIX® 10 FPGA, l’IP Ethernet 40 Gbit/s Intel® Stratix® faible latence de 10 Gbit/s ou l’émetteur-récepteur L-Tile/H-Tile PHY natif Intel Stratix 10 FPGA IP dans les modes 10G ou 40G KR, le PCS dur peut être bloqué dans l’envoi de schémas PRBS si une réinitialisation csr entre en cours de reconfiguration en mode de données.

    Résolution

    Pour contourner ce problème, utilisez la négociation automatique (AN) ou la reconfiguration de la formation de liaison (LT) pour effacer cet état.

    Ce problème sera résolu dans une prochaine version du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.