ID de l'article: 000083201 Type de contenu: Dépannage Dernière révision: 10/05/2018

Pourquoi les paramètres 50G/100G d’Interlaken changent-ils lors de la mise à niveau automatique du cœur IP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interlaken
  • Intel® FPGA IP 100G Interlaken IP-ILKN/100G
  • Intel® FPGA IP 50G Interlaken IP-ILKN/50G
  • FPGA Intel® IP pour Interlaken (2ᵉ génération)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec le cœur IP Interlaken, vous verrez les paramètres modifiés après la mise à niveau IP.

    Cela est dû aux valeurs de paramètre stockées dans les fichiers .qsys ou .ip qui sont incorrectement écrasés par défaut lors de la mise à niveau IP.

    Résolution

    Pour contourner ce problème, après la mise à niveau IP, ouvrez l’interface graphique IP Interlaken et vérifiez que les paramètres sont corrects pour la configuration requise.

    Ce problème a été résolu dans Intel® Quartus® version 18.0 prime.

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V
    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA Arria® V GZ
    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.