ID de l'article: 000083184 Type de contenu: Dépannage Dernière révision: 15/11/2011

Horloge sans contrainte dans les conceptions Stratix V avec megafunction de l’émetteur-récepteur GXB et du contrôleur de reconfiguration de l’émetteur-récepteur

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lorsque vous réalisez une analyse de synchronisation complète sur une conception Stratix V qui contient un bloc d’émetteur-récepteur GXB et une reconfiguration de l’émetteur-récepteur Contrôleur mégafunction, l’analyseur de synchronisation TimeQuest signale une horloge non contrainte. Le rapport de synchronisation montre ce qui suit :

    alt_xcvr_arbiter:pif[0].pif_arb|grant[0] was determined to be a clk but was found wt/o an associated clock assignment

    Ce problème affecte les conceptions Stratix V qui contiennent l’émetteur-récepteur GXB contrôleur de reconfiguration de bloc et d’émetteur-récepteur mégafunction.

    Résolution

    Pas de solution de contournement. Ce problème sera résolu dans une version ultérieure de la fonction MegaCore Ethernet triple vitesse.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.