ID de l'article: 000083172 Type de contenu: Dépannage Dernière révision: 22/10/2013

Pourquoi les registres de la RSE rapportent-ils les erreurs de données ECC lorsque les données en lecture ne sont pas endommagées ?

Environnement

  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les registres de configuration et d’état (CSR) peuvent signaler des erreurs binaires même si le moniteur du générateur de trafic ne détecte pas la corruption de données lorsque vous activez à la fois le code de correction des erreurs (ECC) et le RSC dans les paramètres de la gui MegaWizard™ du contrôleur mémoire dure (HMC) DDR3. Cette divergence est visible car le contrôleur mémoire lit les données provenant d’emplacements uninitialisés.

    Résolution

    La solution à ce problème consiste à charger la mémoire avec du contenu connu lorsque vous activez la fonctionnalité ECC.

     

     

    Produits associés

    Cet article concerne 14 produits

    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA et FPGA SoC Arria® V
    FPGA Arria® V GT
    FPGA Arria® II GZ
    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.