ID de l'article: 000083130 Type de contenu: Dépannage Dernière révision: 14/06/2016

Pourquoi l’apprentissage des liaisons PCI Express échoue-t-il de manière intermittente ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un bogue, vous pouvez constater une défaillance de l’apprentissage de liaison avec l’IP dure pour PCI Express® cœur IP en raison de la transmission de TS1 endommagés.

    Le cœur IP dur LTSSM cycles entre l’état Detect (Détecter) et Polling.Config (Détecter et Config). En raison des TS1 endommagés, le partenaire de liaison ne peut procéder qu’à l’état Polling.Active, ce qui entraîne une panne de la formation de la liaison.

    Résolution

    Modifiez l’IP pour utiliser le contrôleur de réinitialisation logicielle. Reportez-vous à la solution connexe ci-dessous :

    Ce problème est résolu dans la version 13.1.2 et la version ultérieure du logiciel Quartus® II.

    Articles apparentés

    Produits associés

    Cet article concerne 8 produits

    FPGA Arria® V GT
    FPGA SoC Arria® V ST
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.