ID de l'article: 000083090 Type de contenu: Dépannage Dernière révision: 10/05/2018

Pourquoi est-ce que je vois des violations des durées de conservation dans le cœur Intel® FPGA IP Ethernet 40G faible latence lorsque KR4 est activé ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Ethernet faible latence 40G pour Arria® 10 et Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec le cœur de Intel® FPGA IP Ethernet 40G à faible latence sur Intel® Stratix® 10 FPGA, il est possible que vous voyiez des violations mineures des durées de conservation lorsque la fonctionnalité KR4 est activée.

    Résolution

    Un travail temporaire possible pour ce problème de synchronisation consiste à exécuter des balayages d’ensemencement afin que de meilleurs résultats de synchronisation soient trouvés.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.