ID de l'article: 000082940 Type de contenu: Messages d'erreur Dernière révision: 10/08/2015

Erreur : avalon_st_adapter.data_format_adapter_0 : « Symboles de données par beat » (outSymbolsPerPérez) 0 est hors de portée : 1-32

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP pour cœur ADC modulaire
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans la version 15.0 de la mise à jour 2 du logiciel Quartus® II et les versions précédentes, vous pouvez recevoir cette erreur lors de la génération d’un testbench Qsys pour le Altera cœur IP ADC modulaire.

    Cette erreur se produit parce que l’ADC Avalon®-ST ne possède pas de port de données. Le modèle fonctionnel du bus source Avalon-ST nécessite une largeur de port de données supérieure à 0.

    Résolution

    Pour éviter cette erreur, génèrez uniquement le testbench simple pour les systèmes Qsys qui exportent ce port.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.