ID de l'article: 000082877 Type de contenu: Dépannage Dernière révision: 11/03/2013

Pourquoi puis-je voir des erreurs lors de la compilation du contrôleur DDR3 UniPHY avec HPS dans le Platform Designer ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous voyiez les erreurs suivantes au cours de l’étape de compilation de l’analyse et de la synthèse pour les contrôleurs basés sur DDR3 UniPHY avec système de processeur dur (HPS) dans le Platform Designer :

    Erreur : Le port d’entrée DATAIN sur atom « {hierarchy}.config_1 », un cyclonev_io_config, n’est pas connecté lentement et/ou configuré
    Info (129003) : le port d’entrée DATAIN est piloté par un signal constant, mais le compilateur s’attend à ce que ce port d’entrée soit connecté à un signal réel


    Erreur : l’enA du port d’entrée d’atom « {hierarchy}.config_1 », qui est un cyclonev_io_config, n’est pas connectée et/ou configurée juridiquement
    Info (129003) : l’ENA du port d’entrée est pilotée par un signal constant, mais le compilateur s’attend à ce que ce port d’entrée soit connecté à un signal réel


    Erreur : Mise à jour du port d’entrée sur atom « {hierarchy}.config_1 », qui est un cyclonev_io_config' il n’est pas connecté juridiquement et/ou configuré
    Informations (129003) : la mise à jour du port d’entrée est pilotée par un signal constant, mais le compilateur s’attend à ce que ce port d’entrée soit connecté à un signal réel

    Résolution

    Ce problème se produit lors de l’utilisation de la génération différée du Platform Designer, où le contrôleur DDR3 est généré à la volée pendant la compilation. La méthode correcte pour compiler correctement la conception est la suivante :

    1. Créez le système Platform Designer.
    2. Dans le système Platform Designer, génèrez l’IP du contrôleur DDR3.
    3. Incluez le fichier .qip résultant dans les fichiers de votre projet et non le fichier .qsys.

    Produits associés

    Cet article concerne 6 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GX
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.