Lorsque vous compilez l’IP dure Intel® Stratix® 10 pour PCI* Express MX H-Tile ES1 FPGA l’exemple de conception de devkit avec toute fonctionnalité activée dans l’onglet Configuration, Débogage et Options d’extension à l’aide de l’éditeur de paramètres IP INTEL® STRATIX® 10 PCIe*, vous pouvez voir les messages d’erreur fitter suivants :
Erreur (175020) : le Fitter ne peut pas placer la broche logique qui fait partie de pcie_example_design pcie_example_design dans la région (95, 2) à (95, 2), à laquelle elle est limitée, car il n’y a pas d’emplacement valide dans la région pour la logique de ce type.
Erreur (16234) : aucun emplacement légal n’a pu être trouvé sur un ou plusieurs lieux considérés.
Erreur (175005) : impossible de trouver un emplacement avec : IO_FUNCTION de GPIO (1 emplacement affecté) .
Erreur (14566) : le Fitter ne peut pas placer un ou plusieurs composants présentant une forme de créativité en raison de conflits avec les contraintes existantes (1 broches).
Erreur (15307) : ne peut pas appliquer les affectations de projet à la conception en raison de affectations illégales ou contradictoires.
Les messages d’erreur du fitter sont dus aux affectations d’emplacement de broche d’horloge de reconfiguration invalides dans l’exemple de conception de devkit Intel® Stratix® 10 Ip dur pour PCI Express MX H-Tile ES1 FPGA.
Pour contourner ce problème, modifiez l’emplacement des broches d’horloge de reconfiguration comme indiqué ci-dessous :
Lors de la commutation des affectations d’emplacement des broches dans Intel® Quartus® Planificateur de broches Prime, réaffect reconfig_clk_in_clk ez les broches de PIN_AR26/ PIN_AP26(n) à PIN_AT13 / PIN_AU13(n).
Lors de la commutation des affectations d’emplacement des broches dans le fichier QSF, effectuez les modifications suivantes :
À partir des affectations d’emplacement des broches :
set_location_assignment PIN_AR26 à reconfig_clk_in_clk
set_location_assignment PIN_AP26 à « reconfig_clk_in_clk(n) »
Pour épingler les affectations d’emplacement :
set_location_assignment PIN_AT13 à reconfig_clk_in_clk
set_location_assignment PIN_AU13 à « reconfig_clk_in_clk(n) »
Ce problème est résolu dans la version 19.1 du logiciel Intel® Quartus® Prime Pro Edition.