Problème critique
En raison d’un problème avec le logiciel Intel® Quartus® Prime Pro version 18.0.1 et antérieure, la fréquence d’horloge de sortie de l’IP dure E-tile pour le Intel® FPGA IP Ethernet en mode 10G/25G, les signaux o_clk_rec_div66 et les o_clk_pll_div66 sont signalés incorrectement dans l’analyse de synchronisation. La fréquence correcte pour o_clk_rec_div66 est de 156,25 MHz et o_clk_pll_div66 est de 390,625 MHz.
Aucune solution à ce problème n’est disponible.
Ce problème a été résolu à partir de Intel® Quartus® version 18.1 du logiciel Prime Pro.