ID de l'article: 000082666 Type de contenu: Dépannage Dernière révision: 26/07/2018

Pourquoi les contrôles PRBS échouent-ils sur le Intel® Arria® IP 10 Faible latence 40 GbE par le biais de l’interface de reconfiguration ?

Environnement

  • FPGA Intel® IP Ethernet faible latence 40G pour Arria® 10 et Stratix® V
  • Ethernet faible latence 40G 100G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si le contrôleur PRBS dur est activé via l’interface de reconfiguration du cœur IP 40 GbE Intel® Arria® à faible latence 10, il tombera en panne en raison de la logique PCS mettant toujours en avant rx_digitalreset.

    Résolution

    Pour utiliser le contrôleur PRBS dur, activez ADME (Altera® déboguer le point d’extrémité maître) et utilisez le kit d’outils d’émetteur-récepteur (TTK) pour activer la vérification PRBS.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Arria® 10 GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.