ID de l'article: 000082665 Type de contenu: Dépannage Dernière révision: 16/11/2018

Pourquoi les paquets RUNT IP d’Intel® Faible latence 40 Gbit/s sont-ils de bons paquets ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Ethernet faible latence 40G 100G
    FPGA Intel® IP Ethernet faible latence 40G pour Arria® 10 et Stratix® V
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

En raison d’un problème avec l’IP Intel® Arria® 10 et les versions Intel® Stratix® V de l’IP Ethernet Intel® Faible latence 40 Gbit/s, les paquets runt peuvent être transmis de manière incorrecte à la logique de l’utilisateur en tant que paquets de qualité.

Les compteurs de registre MAC 0x900/0x901 CNTR_RX_FRAGMENTS et 0x904/0x905 CNTR_RX_FCS ne compteront pas ces trames runt.

Résolution

Pour contourner ce problème, modifiez la logique de l’utilisateur pour filtrer les paquets courts dans lesquels les SOP, EOP et VALID sont revendiqués dans le même cycle d’horloge.

Ce problème n’est pas prévu pour être résolu dans la prochaine version du logiciel Intel® Quartus® Prime.

La version Intel® Stratix® 10 de l’IP Ethernet Intel® Faible latence de 40 Gbit/s n’est pas affectée par ce problème.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Arria® 10
FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.