Problème critique
Chapitre du sous-système d’unité du microprocesseur Cortex-A9 Volume 3 : Manuel de référence technique du système de processeur dur du Manuel du périphérique Arria V et du Cyclone V Le Manuel du périphérique signale incorrectement le numéro de révision de l’ARM Contrôleur de cache CoreLink niveau 2 L2C-310. Ce chapitre signale le cache L2 révision du contrôleur sous le format r3p2. Le numéro de révision réel du contrôleur de cache L2 dans ces périphériques, il s’agit d’un système r3p3.
Mise à jour vers v14.0 ou une version ultérieure du manuel. Si vous examinez une version antérieure manuel, s’écarter du numéro de révision indiqué.