ID de l'article: 000082659 Type de contenu: Dépannage Dernière révision: 10/08/2015

Révision du contrôleur de cache L2 incorrectement répertoriée comme r3p2

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Chapitre du sous-système d’unité du microprocesseur Cortex-A9 Volume 3 : Manuel de référence technique du système de processeur dur du Manuel du périphérique Arria V et du Cyclone V Le Manuel du périphérique signale incorrectement le numéro de révision de l’ARM Contrôleur de cache CoreLink niveau 2 L2C-310. Ce chapitre signale le cache L2 révision du contrôleur sous le format r3p2. Le numéro de révision réel du contrôleur de cache L2 dans ces périphériques, il s’agit d’un système r3p3.

    Résolution

    Mise à jour vers v14.0 ou une version ultérieure du manuel. Si vous examinez une version antérieure manuel, s’écarter du numéro de révision indiqué.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Cyclone® V
    FPGA et FPGA SoC Arria® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.