La simulation ModelSim du testbench de démonstration du cœur IP de RapidIO II peut nécessiter une commande ld_debug

Le Guide de l’utilisateur de la fonction RapidIO II MegaCore répernumère les instructions pour simuler le testbench de démonstration inclus avec le cœur IP à l’aide du simulateur ModelSim. Cependant, dans les variantes qui incluent un module maître de couche logique E/S ou un esclave de couche logique E/S module, simulation ModelSim échoue en utilisant ces instructions.

L’erreur se produit pendant le chargement et s’affiche comme « Fatale : Erreur se sont produites dans un contexte protégé. »

Pour éviter ce problème, pour les variantes qui incluent une logique d’E/S layer Master module ou un module esclave logique E/S de couche, remplacez la ld commande avec la ld_debug commande dans la séquence de commande indiquée dans la « Simulation avec le ModelSim » Simulator » dans le chapitre Démarrer du RapidIO Guide de l’utilisateur de la fonction MegaCore II.

Ce problème est résolu dans la version 13.0 du MegaCore RapidIO II Fonction.