Il y a des considérations à prendre en compte pour le réseau SSN lorsque le bus d’adresses/données d’une interface PCI cible change de sortie vers une impédance élevée (Hi-Z), sur un périphérique Cyclone série®.
Par exemple, si un périphérique série Cyclone agissant comme le périphérique PCI cible pilote le bus de l’annonce de haut en bas (ou faible à élevé) et un peu de temps après (plusieurs nanoseconds), le signal de sortie (OE) passe à partir de haut (output) à faible (Hi-Z) le FPGA semblera produire une courte impulsion avant désactivez le pilote de sortie.
Dans ce cas, les signaux du bus AD peuvent sonner avec un grandassureur, car le bus de l’AD est passé dans une hauteur élevée l’état de impedance immédiatement après une injection de pouls.
Si plusieurs signaux publicitaires s’approchent de l’horloge broche d’entrée sonnent, cela peut cross-talk à la broche d’entrée de l’horloge et la les FPGA cibles peuvent capturer le mauvais bord de l’horloge.
Voici deux solutions possibles pour éviter cela.
1. Basculez le signal OE plus tôt afin que Le niveau d’efficacité de l’unité d’exploitation est faible avant que le bus de l’annonce ne bascule.
2. Empêcher le bus de l’AD de basculement lors de l’utilisation de l’unité de stockage OE passe de haut en bas.