ID de l'article: 000082534 Type de contenu: Information et documentation de produit Dernière révision: 13/05/2019

Comment déterminer une perte d’alignement lors de l’utilisation de l’IP dure Intel® Stratix® 10 E-Tile pour le Intel® FPGA IP Ethernet en mode 100G avec l’IP PCS (528 514) OU PCS (544 514) PPCEC ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Actuellement, il n’y a pas de port exposé sur l’IP dure 10 E-tile Intel® Stratix® pour ethernet Intel® FPGA IP lorsqu’en mode 100G, avec l’IP PCS (528 514) OU PCS (544 514) QUES (544 514) QUE L’IP ESTRS (528 514) indique une perte d’alignement.

    Résolution

    Cela a été corrigé dans le logiciel Intel® Quartus® Prime v18.1.1.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.