ID de l'article: 000082527 Type de contenu: Dépannage Dernière révision: 18/06/2018

Pourquoi l’IP dure Intel® Stratix® 10 E-tile pour Ethernet (10G/25G) TX Timestamp est-elle > 1 seconde ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP Ethernet 25G
    FPGA Intel® IP MAC Ethernet 10G faible latence
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

En raison d’un problème dans Intel® Quartus® version Prime Pro 18.0 et antérieure, l’IP dur et ethernet Intel® Stratix® 10 E-tile (10G/25G) émet occasionnellement un timetamp TX d’une seconde supérieur à celui prévu. Cela entraîne une erreur inexacte de 1 seconde dans l’timestamp TX.

Résolution

Un travail possible autour de ce problème serait de comparer l’timestamp TX par rapport à l’heure de la journée (ToD), puis de soustraction 1 seconde de celui-ci si l’timestamp est 1 seconde plus grand que le ToD.

Ce problème devrait être résolu dans la prochaine version du logiciel Intel® Quartus® Prime.

Produits associés

Cet article concerne 3 produits

FPGA et FPGA SoC Intel® Stratix® 10
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.