ID de l'article: 000082525 Type de contenu: Dépannage Dernière révision: 12/09/2012

ncelab : *E,CFEPLM : le port de module étranger * du mode d’entrée doit être associé au port/signal d’une entité/d’un composant ALTPCIE_AV_HIP_AST_HWTCL

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous voyiez cette erreur dans le processus d’élaboration de la simulation ncsim avec le code de simulation PCIe VHDL pour Arria IP dure V en raison d’un problème logiciel de Quartus II.

    Pour éviter cette erreur, vous devez générer Arria modèle de simulation V PCIe au format de langue Verilog au lieu du format VHDL.

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus II.

    Produits associés

    Cet article concerne 2 produits

    FPGA Arria® V GT
    FPGA Arria® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.