ID de l'article: 000082428 Type de contenu: Messages d'erreur Dernière révision: 14/08/2012

Erreur (169026) : le oct_rzqin de broche est incompatible avec {bank}. Elle utilise la norme d’E/SSTL-135, qui a une exigence VCCIO de 1,35 V. Cette exigence est incompatible avec le paramètre VCCIO de la banque ou toute autre broche de sor...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cette erreur peut se produire si vous essayez de mettre en œuvre l’interface DDR3L SDRAM à l’aide de l’IP du contrôleur UniPHY. L’interface DDR3L SDRAM utilise la norme DSTL-1.35V E/S, la broche oct_rzq nécessite également la norme SSTL-1.35V E/S.

Erreur (169026) : le oct_rzqin de broche est incompatible avec {bank}. Elle utilise la norme d’E/SSTL-135, qui a une exigence VCCIO de 1,35 V.  Cette exigence est incompatible avec le paramètre VCCIO de la banque ou d’autres broches de sortie ou bidirectionnelles de la banque utilisant VCCIO 2.5V.

Résolution

Effectuez la cession suivante manuellement dans votre fichier QSF du projet :

set_instance_assignment nom IO_STANDARD « SSTL-135 » à oct_rzqin

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Stratix® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.