ID de l'article: 000082376 Type de contenu: Dépannage Dernière révision: 03/01/2018

Pourquoi est-ce que je vois des défaillances de temps de conservation des temps d’attente dans la compilation de l’IP JESD204B ciblant Intel® Stratix® les périphériques de production à 10 L ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP JESD204B
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison de la configuration et de l’adaptation différentes de l’IP JESD204B compilée sur différentes graines du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous voyiez des défaillances de délai de conservation des interfaces avec des débits de données de 13,5 Gbit/s et 15 Gbit/s ou plus. Il est possible que vous voyiez ce problème lorsque vous ciblez Intel® Stratix® les périphériques de production à 10 L avec une vitesse de cœur de -2 ou -1.

     

    Résolution

    Utilisez Design Space Explorer pour comparer les résultats de la compilation avec différentes graines et sélectionnez l’ensemencement qui passe le timing.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.