ID de l'article: 000082375 Type de contenu: Dépannage Dernière révision: 09/08/2018

Pourquoi ne puis-je pas lire le bus de reconfiguration de l’émetteur-récepteur de mon Intel® Stratix® cœur IP Ethernet 10 Faible latence 100 Gbit/s dans une simulation ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour faible latence 100G Ethernet pour Arria® 10 et Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Pour lire le bus de reconfiguration de l’émetteur-récepteur du Intel® Stratix® 10 Faible latence 10 Gbit/s ethernet Intel® FPGA IP cœur en simulation, cochez la boîte de dialogue « Enable ADME » (Activer ADME) dans la GUI du cœur IP.

    Résolution

    Il n’y a pas de solution à ce problème.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.