ID de l'article: 000082370 Type de contenu: Dépannage Dernière révision: 15/08/2018

Pourquoi la compilation Intel® Quartus® Prime Pro affiche-t-elle un message d’avertissement : « Ignoré set_max_skew à alt_e2550_ptp_fifo_top.sdc » lors de la compilation de FPGA conception avec Intel® FPGA IP Ethernet 25G ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Ethernet 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec la Intel® FPGA IP Ethernet 25G v18.0 et la version précédente, la compilation de conception Intel® Quartus® Prime affichera le message d’avertissement : « Ignorez les set_max_skew à alt_e2550_ptp_fifo_top.sdc » lorsqu’ils sont implémentés en VHDL et avec de multiples instances du Intel FPGA IP Ethernet 25G dans la conception.

    Résolution

    Pour contourner ce problème :

    Dans le fichier alt_e2550_ptp_fifo_top.sdc modification :

    DE:

    définissez inst_list [query_collection -lister -tous les $inst]

    foreach each_inst $inst_list {

    À:

    foreach_in_collection each_inst_tmp $inst {

    définissez each_inst [get_node_info -nom $each_inst_tmp]

     

    Ce problème a été résolu à partir de Intel® Quartus® version 18.0.1 de Prime Pro.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.