Descriptif
Les résultats de simulation RTL peuvent indiquer des changements de phase incorrects pour les fichiers mégafunction ALTPLL générés en fonction de vos paramètres PLL. Cela affecte les mégafunctions ALTPLL générées pour VHDL et Verilog dans les périphériques Cyclone® III et Cyclone IV.
Ce problème affectera également les simulations RTL lors de l’utilisation de la mégafunction ALTLVDS, car elle utilise également des horloges de la mégafunction ALTPLL.
Résolution
Afin d’obtenir le changement de phase correct résultant de la simuation, vous pouvez utiliser le modèle de simulation post-fit (.vho fichier).