ID de l'article: 000082265 Type de contenu: Dépannage Dernière révision: 02/09/2012

Pourquoi la simulation du contrôleur hautes performances DDR2 (HP) ne montre-t-elle pas un retard de 400 ns du CKE passant de haute à première précharge (PCH) même lorsque j’ai spécifié le temps tINIT de 200us ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La simulation du contrôleur HP DDR2 ne montre pas 200 fois de temps tINIT ainsi que 400 ns de retard du CKE allant haut à la première commande PCH même lorsque vous avez spécifié le temps tINIT de 200us si vous avez choisi le « calibrage rapide » pour « Option de simulation de calibrage automatique » dans le Megawizard IP du contrôleur HP DDR2. Il s’agit uniquement d’un comportement de simulation et ne s’affiche pas dans le matériel.

Vous devez choisir « Calibrage complet (long temps de simulation) » si vous souhaitez également attendre 400 ns dans la simulation.

Produits associés

Cet article concerne 6 produits

FPGA Stratix® II GX
FPGA Stratix® II
FPGA Stratix® II GX
FPGA Stratix® III
FPGA Stratix® II GT
FPGA Stratix® IV E

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.