ID de l'article: 000082192 Type de contenu: Messages d'erreur Dernière révision: 15/10/2013

Avertissement (332174) : filtre ignoré à <variation name="">_p0.sdc(679) : _UNDEFINED_PIN__driver_core_clk ne pouvait pas être appariée avec une horloge</variation>

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous utilisez le contrôleur mémoire dure dans le Quartus® ii version 12.0sp2 du logiciel et compilez les fichiers générés par Qsys ou les fichiers dans le dossier au lieu du <variation name>_example_design/example project dossier généré par IP Megawizard, vous pouvez recevoir l’avertissement suivant.

    Warning (332174): Ignored filter at _p0.sdc(679): _UNDEFINED_PIN__driver_core_clk could not be matched with a clock

    pll_driver_core_clk est l’horloge du pilote uniquement pour l’exemple de projet. Si vous n’utilisez pas l’exemple de projet, Quartus ne reconnaît pas l’horloge du pilote dans la logique de l’utilisateur. Cela provoque l’apparition de l’avertissement.

    Résolution

    Vous pouvez ignorer l’avertissement en toute sécurité et créer vos propres contraintes de synchronisation pour l’horloge de référence PLL.

    Ce problème est résolu dans la version 13.0 du logiciel Quartus II.

    Produits associés

    Cet article concerne 11 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.