En raison d’un problème dans la version 14.1 du logiciel Quartus® II, certaines contraintes pour l’IP dure Intel® Arria® 10 pour PCI Express sont manquantes.
Les chemins vers le signal pld_clk_inuse_hip_sync peuvent être définis comme des chemins faux.
Pour contourner ce problème, ajoutez les contraintes suivantes à votre fichier de contrainte de haut niveau (.sdc) après toutes les directives derive_pll_clocks :
# HIP testin broches contraintes SDC
set_false_path -de [get_pins -compatibility_mode *hip_ctrl*]
set_false_path -de [get_pins -compatibility_mode *altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_rs_a10_hip:g_soft_reset.altpcie_rs_a10_hip|hiprst*]
set_false_path à [get_registers *altpcie_a10_hip_pipen1b|pld_clk_inuse_hip_sync]
set_false_path -de [get_pins -compatibility_mode *|*reset_status_sync_pldclk_r*]
set_false_path -de [get_registers *altpcie_256_sriov_dma_avmm_hwtcl:apps|altpcierd_hip_rs:rs_hip|app_rstn]