ID de l'article: 000082139 Type de contenu: Messages d'erreur Dernière révision: 11/09/2012

Erreur : le pll_areset du port est configuré dans l’état UTILISÉ, ce qui est incompatible avec les paramètres actuels de DESERIALIZATION_FACTOR (<j>), USE_EXTERNAL_PLL (activé). L’état juridique n’est pasus</j>

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cette erreur peut être générée par le logiciel Quartus® II version 10.0 lors de la création d’un ALTLVDS_RX mégafunction à l’aide du Gestionnaire de plug-in MegaWizard™. Cette erreur se produit lorsque le mode Dynamic Phase Alignment (DPA) est activé et que la mégafunction utilise une PLL externe pour les conceptions ciblant les périphériques Stratix® III, Stratix IV, Arria® GX, Arria II GX, HardCopy® III et HardCopy IV.

Un correctif est disponible pour résoudre ce problème avec la version 10.0 du logiciel Quartus II. Téléchargez et installez le correctif 0.32 à partir du lien approprié ci-dessous.

Ce problème est résolu à partir du logiciel Quartus II version 10.0 SP1.

Articles apparentés

Produits associés

Cet article concerne 9 produits

Périphériques ASIC HardCopy™ III
Périphériques ASIC HardCopy™ IV E
Périphériques ASIC HardCopy™ IV GX
FPGA Stratix® III
FPGA Stratix® IV E
FPGA Arria® II GX
FPGA Arria® GX
FPGA Stratix® II GT
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.