ID de l'article: 000082098 Type de contenu: Dépannage Dernière révision: 22/11/2018

Pourquoi le paramètre « Taille » de BAR0 à BAR5 est-il défini sur 4 par défaut dans l’interface Intel® Arria® 10 ou Intel® Cyclone® 10 GX Avalon®-MM pour l’interface PCI Express* version 18.0 ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans l’interface Intel® Arria® ou Intel® Cyclone® interface Avalon®-MM 10 GX pour PCI Express* version 18.0, le paramètre « Taille » pour BAR0 à BAR5 est lu uniquement et défini sur 4 par défaut.

Résolution

Pour contourner ce problème, migrez votre conception vers l’interface Intel® Arria® ou Intel® Cyclone® interface 10 GX Avalon®-MM pour PCI Express* version 18.1.

Produits associés

Cet article concerne 2 produits

FPGA Intel® Arria® 10 GX
FPGA Intel® Cyclone® 10 GX

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.