En raison d’un problème avec l’exemple de conception Intel® Arria® 10 10GBASE-R, l’adresse de décalage de la carte de registre pour RX SC FIFO est de 9400h et TX SC FIFO est de 9600h.
Cependant, dans le « Guide de l’utilisateur de l’exemple de conception IP à faible latence Ethernet 10G MAC Intel Arria 10 FPGA IP » (ug-20016), l’adresse de décalage de RX SC FIFO est D400h et TX SC FIFO est D600h.
L’exemple de conception 10GBASE-R de l’adresse de décalage de carte de registre pour TX SC FIFO et RX SC FIFO sera modifié pour correspondre à l’adresse de décalage de carte de registre dans le guide de l’utilisateur de l’exemple de conception ug-20016.
Ce problème sera résolu dans une version ultérieure du logiciel Intel® Quartus® Prime.