ID de l'article: 000082089 Type de contenu: Dépannage Dernière révision: 30/10/2018

Pourquoi un message d’information sur la violation de la largeur d’impulsion minimum est-il signalé lors de la compilation de la Intel® Stratix® 10 IP dure pour PCI Express* IP Core version 18.1 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la Intel® Stratix® 10 IP dure pour PCI Express* IP Core version 18.1, vous pouvez observer un message d’information sur la violation de la largeur d’impulsion minimum pendant la compilation.

     

     

    Résolution

    Ce message peut être ignoré en toute sécurité.

    Ce problème est résolu à partir de la version 19.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.